IC Digital : 74HC192 Up/Down Counter

.
DataSheet IC 74HC192 dan IC 74HC193.

Dengan menggunakan IC digital, dapat dirancang alat Up/Down Counter.
Up Down Counter yaitu Counter (pencacah) yang bisa menghitung naik (Count Up) dan menghitung turun (Count Down) aplikasinya antara lain :
- Jam Digital
- Stopwatch
- RPM counter
- Tachometer
- Product counter
- dll

Konfigurasi Pin IC 74HC192 sebagai berikut :
Pin Input :
CPd, CPu, MR, ^PL, D0-D3.
Pin Output:
Q0-Q3, ^TCu, ^TCd.

• CPd (Count Down Clock Input) dan CPu (Count Up Clock Input) berfungsi sebagai input clock yg akan memicu (trigger) penghitungan Down atau Up, pemicuan akan terjadi jika pada pin ini terjadi perubahan logika LOW-to-HIGH atau PGT (Positif Going Transition), Baca Flip-Flop Lecture. Penggunaan CPd dan CPu tidak boleh bersamaan, jika CPd diberikan Clock maka CPu harus HIGH dan sebaliknya jika CPu diberikan Clock maka CPd harus HIGH. Pemberian Clock pada CPu dan CPd secara bersamaan menyebabkan kesalahan pada outputnya.
  
• MR (Master Reset) Logika 1 pada pin MR dan input lainnya don't care kecuali input CPd menyebabkan output Q0-Q3 logika 0, dan ^TCu logika 1. Output ^TCd memiliki logika yang sama dengan input CPd.
• ^PL (Paralel Load) berfungsi untuk memberikan nilai pada output Q0-Q3 dari input D0-D3 secara paralel, nilai ini dapat di set sebagai nilai awal sebelum di Counting Up/Down. Saat mode Count Down (CPu HIGH) jika ^PL logika 0 maka ^TCd akan berlogika 0 saat input D0-D3 logika 0 dan CPd logika 0. Saat mode Count Up (CPd HIGH) jika ^PL logika 0 maka ^TCu akan berlogika 0 saat input D0 dan D3 logika 1 dan CPu logika 0.
• D0-D3 berfungsi sebagai data input paralel.
• Q0-Q3 Flip flop output.
• ^TCd (Borrow) dan ^TCu (Carry) berfungsi sebagai output indikator yang menunjukkan bahwa counting telah mencapai 0 (^TCd) atau telah mencapai 9 (^TCu). Terminal ini bisa digunakan sebagai pemicu pin MR atau ^PL untuk mereset counting atau digunakan oleh Flip-flop lainnya sebagai sumber Clock.
  

Asynchronous / asinkron pada input MR dan ^PL maksudnya adalah jika logika input MR ataupun ^PL berubah maka akan langsung mempengaruhi logika pin output tanpa menunggu sinyal Clock (sinyal peng-sinkron) dari Input CPd maupun CPu.

Contoh mode Parallel Load input :
Misal anda merancang alat Count Down dan nilai awal adalah 9 (BCD = 1001) maka :

• Berikan nilai konstan/tetap yaitu D3 = 1, D2 = 0, D1 = 0, D0 = 1.
• Saat ^PL berlogika 0 dan MR logika 1 maka Q0-Q3 = D0-D3.
• Lalu ^PL berlogika 1 dan MR logika 1 kemudian berikan sinyal Clock pada CPd.
• maka akan Count Down 9, 8, 7, 6, 5, 4, 3, 2, 1, 0.
• Saat nilai 0 (BCD = 0000), terminal ^TCd berlogika 0.

Met Mencoba ;)